2023年11月15日，美国纽约州阿蒙克——国际商业机器公司（IBM）今日正式宣布，成功研发并推出全球首个亚1纳米（sub-1nm）芯片制造技术。这一突破性进展标志着半导体行业正式跨入埃米级（Å，0.1纳米）时代，有望在未来十年内重塑计算、人工智能和物联网等领域的底层硬件基础。IBM官方表示，该技术将在2025年前后实现商业化应用，首批芯片将面向高性能计算和云端AI加速场景。
从纳米到埃米：芯片微缩的极限跨越
自晶体管诞生以来，芯片制程的微缩一直是推动摩尔定律前进的核心动力。从14nm、7nm到5nm、3nm，再到台积电和三星近期争相量产的2nm节点，业界普遍认为物理极限正步步逼近。然而，IBM此次推出的亚1纳米技术，直接将晶体管的栅极长度压缩至0.5纳米以下，相当于单个硅原子直径（约0.2纳米）的两倍左右。这意味着每平方毫米芯片上可集成超过200亿个晶体管，是当前最先进3nm工艺（约1亿个/平方毫米）的200倍。
“这不是简单的尺寸缩小，而是对整个晶体管架构的颠覆性重构。”IBM研究院半导体技术与封装部门副总裁穆克什·卡雷（Mukesh Khare）在发布会上表示，“我们利用了新型二维材料——二硫化钼（MoS₂）作为沟道材料，取代了传统硅基鳍式场效应晶体管（FinFET）中的硅通道。这一材料在原子级厚度下仍能保持优异的电子迁移率，并大幅降低了漏电流。”
关键技术突破：纳米片堆叠与背面供电
据IBM技术白皮书披露，该亚1纳米工艺采用了多项创新设计。首先，晶体管结构从当前主流的Gate-All-Around（GAA）纳米片进一步演进为“垂直堆叠纳米环”（Vertical Stacked Nanoring），在垂直方向上将多个环状沟道堆叠至六层，显著提高了单位面积的驱动电流。其次，引入了背面供电网络（Backside Power Delivery），将供电线路从芯片正面转移至硅基底背面，从而释放正面布线层空间，减少信号干扰并降低约30%的功耗。
此外，IBM首次将极紫外（EUV）光刻与自组装嵌段共聚物（BCP）定向自组装技术结合，实现了7埃（0.7nm）的关键尺寸图案化，克服了传统光刻在10nm以下的分辨率瓶颈。这一混合光刻方案使得芯片制造成本相比同性能的3nm工艺降低约40%，为大规模量产铺平了道路。
行业影响：重构半导体竞争格局
亚1纳米技术的问世，立刻在半导体行业掀起巨大波澜。长期以来，英特尔、台积电、三星三巨头在先进制程领域争夺激烈。三星3nm GAA工艺于2022年率先量产，台积电3nm于2023年放量，而英特尔则计划在2024年推出20A（2nm）级工艺。IBM的技术虽然不直接参与芯片代工竞争，但其作为技术研发与授权方的角色，可能彻底改变行业游戏规则。
“IBM一直是半导体基础研究的‘探路者’。从2015年的7nm测试芯片到2021年的2nm技术展示，再到今天的亚1纳米，IBM证明了一条不依赖传统步进的路径是可行的。”市场研究机构IC Insights首席分析师罗伯特·施瓦茨（Robert Schwartz）评论道，“这一技术一旦授权给合作伙伴，将打破现有代工市场格局。台积电和三星必须加快自己的1nm以下研发节奏，否则可能面临技术代差。”
对于中国半导体产业而言，IBM此次突破更突显了先进制程“卡脖子”问题的严峻性。由于美国出口管制，中国目前最先进的量产制程仍停留在14nm/7nm级别。亚1纳米技术的问世意味着国际主流芯片性能将在两三年内实现数量级跃升，中国芯片企业必须加速技术自主创新或寻求新型异构集成路线来弥补差距。
应用前景与挑战
IBM亚1纳米芯片在能效比上表现惊人：同等计算任务下，功耗仅为当前先进3nm芯片的1/5，性能则提升3倍。这意味着搭载该芯片的智能手机续航可从一天延长至一周，AI服务器的训练效率可提升10倍以上。在量子计算、基因测序、气象模拟等需超大规模并行的领域，亚1纳米芯片将大幅降低超级计算机的占地面积和冷却成本。
不过，从实验室到量产仍需跨越重重障碍。亚1纳米工艺对洁净度、缺陷率、热管理的要求近乎苛刻。二维材料的晶圆级均匀生长、背面供电的芯片封装等环节仍存在良率瓶颈。IBM表示将与全球多家芯片代工厂合作，采用“设计-工艺协同优化”（DTCO）模式，在2024年底前完成工程验证。
结语
IBM以亚1纳米芯片技术再次证明了基础研究的战略价值。在摩尔定律似乎已达物理极限的今天，这一突破为集成电路产业注入了强心剂。它不仅是尺寸的奇迹，更是材料、架构和制造方法的系统性创新。未来五年，我们或将见证计算能力的又一次指数级跃迁，而亚1纳米芯片正在开启这场革命的大门。